logo
xLog
精选图文最新最热xLogWeb3AI日记小说编程播客
FPGA
Vitis开发过程中遇到的错误
没找到具体原因。 先生成 boot. Bin 文件烧录到内存卡后再启动 zynq 就不会出现这个报错。 解决方案 将开发板的 boot 选项从 SD 切换到 jtag 即可 在 Linux 环境下和 win 环境下创建工程添加 stdio 库时都会有这个问题。 解决方案 Pr…
FPGA
moerjielovecookiemoerjielovecookie
cover
cover
cover
cover

Xilinx FPGA中的BUFFER

FPGA 大型设计中推荐使用同步时序电路，同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动有更高的要求。为满足时序的要求，一般采用全局时钟资源驱动设计的主时钟，FPGA 的主时钟一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构。 1.1 缓冲 输入输出缓冲…
FPGA
moerjielovecookiemoerjielovecookie
cover
cover
cover
cover
cover
cover
cover
cover
cover
cover

黑金Alinx xc7z020 原理图

1.1 CLK：U18 2.1 RST：N15 3.1 J10 3.2 J11
电路
moerjielovecookiemoerjielovecookie
cover
cover

8bit数据转1bit逐位输出电路仿真

在 DVB-S 系统中，TS 流在经过 RS 编码后，会变成 uint8 类型的数据，在后续 QPSK 星座映射时又需要二进制码流，因此在进行了 RS 编码后要将 8 个 bit 的数据转化成 1 个 bit 逐位输出 首先使用 BitwiseOperator 模块按位与操作…
FPGA
moerjielovecookiemoerjielovecookie
cover
cover

MATLAB中使用HDL Coder生成HDL代码时的报错集合

1.1 产生原因 由于时序考虑，在每个模块的输出端添加了 1 到 2 级的输入输出流水线，但是在这种带反馈的结构上添加输入输出流水线后，会产生如下的报错 可以看出加入的输入输出流水线会导致额外的时钟延时，使得延时平衡失败。 1.2 解决方法 在保证时序的前提下将带有反馈回路…
FPGA
moerjielovecookiemoerjielovecookie
Modelsim中使用tcl命令导出仿真数据到txt文件
参考下面的 CSDN 博客 bookmark Copy proc write_sim_data {env name radix cycle file} { set fid [open $file w] for {set i 0} {$i <= $::now…
FPGA
moerjielovecookiemoerjielovecookie
cover

Matlab生成txt文件导入到Vivado仿真

Copy %% Txt Generate pre_RS_data=dec2bin(simDataIn,8); %将数据转化为8bit的二进制 fid=fopen("F:\FPGA\Xilinx_vivado\project\dvbstestbench\dbvs…
MATLAB
moerjielovecookiemoerjielovecookie
cover
cover
cover
cover
cover
cover
cover
cover
cover

Vivado报错集合

这个错误通常表示在使用 vvdo 进行逻辑分析时出现了问题。错误信息表明，存在一个断言失败，即在获取探针数据时，数据不匹配。 报错代码 Copy [Synth 8-5535] port <clk_0> has illegal connections. It is illegal…
FPGA
moerjielovecookiemoerjielovecookie
cover
cover

有限字长效应

数字信号处理的实质为数值运算。运算过程中，系统中的系数、输入输出等都要以二进制的形式存储在有限长的存储单元中，此时有限长度的数的精度就是有限的。具体实现中可能会产生误差。在数字系统中因有限字长引起误差的因素主要为以下三种： AD…
FPGA
moerjielovecookiemoerjielovecookie